全部作者：薛玉旺第1作者单位：北京邮电大学论文摘要：为了降低FIR滤波器对FPGA资源的消耗，本文以地面数字电视广播标准中平方根升余弦(SRRC)滤波器为例,介绍了1种利用CSD数对抽头系数进行优化，并采用简化加法器图算法进行改进的并行处理转置型流水线结构实现方法。实际证明该方法确实能减少资源消耗。关键词：SRRC滤波器，CSD数，简化加法器图算法，转置型，流水线 (浏览全文)发表日期：2007年11月20日同行评议：
（暂时没有）
最新推荐
猜你喜欢
- 1基于FFT和数字滤波的信号处理软件实现
- 2基于ADS微带耦合滤波器的设计和仿真
- 3基于FPGA的正弦信号源设计
- 4基于粒子滤波器的移动机器人轨迹预测应用
- 5利用Verilog HDL实现基于FPGA的分频方法
- 6基于信息融合的导航滤波器应用仿真
- 7云天上的第五根弦
- 8一种用FPGA实现BCH(31,21)编/解码的方法
- 9CFE对FRESH滤波器的性能影响分析及其校正
- 10基于多核DSP处理器的插值和抽取滤波器的设计
- 11Servlet四种过滤器工作方式
- 12基于硬件实现的粒子滤波改进算法研究
- 13弦乐器的分类
- 14基于微处理器的FPGA配置方案
- 15基于虚拟仪器的虚拟信号发生器和示波器的实现