全部作者：严冬第1作者单位：天津滨海快速交通发展有限公司论文摘要：为了改善数字通信系统的同步性能，保证系统工作稳定、可靠，对锁相环电路进行了研究。在分析模拟锁相环性能的基础上，介绍了数字锁相环的工作原理，利用VHDL语言实现了同步单元的全数字电路设计，并利用积分电路代替微分电路减小干扰，同时为了协调锁相环相位调节速度与抗干扰能力的矛盾，设计了自动调节模块，使锁相环在具有很好的抗干扰能力的前提下，做到迅速地调节相位达到锁定状态。并通过 MAX+plus II进行了仿真，并给出了计算机仿真结果，验证了设计的正确性。关键词：数字锁相环 VHDL 位同步 超前 滞后 (浏览全文)发表日期：2006年09月21日同行评议：
锁相技术1直是通信与测控领域研究的关键技术问题，锁相环已经历了从模拟到数字的发展历程，随着数字化技术的发展，数字锁相环已得到了广泛的应用；VHDL语言是高速集成电路的硬件描述语言，具有很强的逻辑描述和仿真能力。作者利用VHDL语言进行了数字锁相环的数字电路设计，这1研究具有1定的实用价值。作者在分析模拟锁相环性能的'基础上，介绍了数字锁相环的工作原理，给出了利用VHDL语言进行了数字锁相环设计的全过程，提出了积分电路代替微分电路减小干扰的措施，设计自动调节模块以实现相位的快速锁定，并通过仿真结果证明了设计的先进性和可行性。论文不足之处：(1) 整篇文章教科书的叙述太多，重点不突出，显得过分冗长，类似于毕业论文。(2) 应给出相应的数学模型,以提高文章的理论深度；(3) 在文中,“程序”不必给出；(4) 参考文献应过多，教科书类的参考文献不必列出；
综合评价：修改稿：注：同行评议是由特聘的同行专家给出的评审意见，综合评价是综合专家对论文各要素的评议得出的数值，以1至5颗星显示。
