2011
1)verilog，让你改错，具体改什么我忘了，可以看下一些if case什么的典型结构，还有一些分频器，数据处理的典型结构，也可能会给你一个module的描述，让你判断功能。
(2)脚本，一般perl，tcl都可以，我的经验是只要会用正则表达式，做匹配，处理文本就好了。
(3)时序分析题，给你一个触发器电路，或者告诉你cell delay 和setup hold ，让你算slack，或者给你slack让你分析电路是否可以满足时序要求，或者算 电路的最小周期，在我觉得这个你应该没事有问题。
(4)会让说一下后端的设计流程，包括每一步骤用什么工具之类的。
(5)给你一个逻辑表达式，或者功能描述，让你画出晶体管级或者门级电路图，这种题需要你做优化的，或者他会告诉你用不多于多少个晶体管什么的。
(6)RC树延迟问题，会给出R，C的值和驱动电平，求RC电路的延时，两级RC电路的延时什么的。
(7)版图问题，让你画出一个比如与非门的layout。
具体的.题目数据我记不起来了，希望对你有所帮助，祝一切顺利!
2010:
NVIDIA上海研发中心，PHYSICAL DESIGN ENGINEER这个职位笔试：
笔试分两部分 第一部分为技术测试，第二部分为英语
第一部分 约10题(凭记忆写吧)，时间30分钟(根本来不及做)
1.简单c代码，写输出结果
延时问题，比如1000um为50ps， 2000um延迟是多少，10个1000um串连是多少，中间
加上BUFFER又是多少?
树延迟问题，给出R，C的值和驱动电平，求RC电路的延时，两级RC电路的延时
4.画CMOS反向器结构图 标出个部分区域如N+,N-,Metal，Channel, Nwell，substrate,po
ly-silicon etc
5.画与非门电路和layout，棍图
6.两个D触发器和一级buffer组成同步电路给个若干时序数据比如 buffer延时，tsetup
thold，组合逻辑延时，时钟SKEW。 算总延时，以及和时钟频率的关系，需要满足的条件
(setup,hold)
7，两个管子串联，vdd接上管g，d和下管g ，下管s接地，上管s和下管d相连作输出vout，
求vout
8.3个反相器串联，给出最前面一个和最后面一个反相器P管和N管的宽长比，问中间的反向
器P管和N管的宽长比，使得整个电路延迟最小
9.两个电容并联，给出C值，一个电容给另外一个放电，问最终电容上的电压。
第二部分，20分钟
英文作文(200字)，你认为从项目中学习知识重要还是从书本学习重要?
2007-8
1、提供一个stack，要求实现一个queue。
2、链表查找改错
3、实现一个内存分配函数，要求返回的指针按64 byte对齐
4、Data producer每100 clock内随机产生80 byte数据，data consumer每10 clock内前8 clock每clock消耗1 byte，后两个clock不干活，二者之间需要多大的buffer。
5、四个人晚上过桥，分别要1，2，5，10分钟，只有一个手电，桥只能同时过两个人，最少需要多久才能过桥?
6、几个关于virtual关键字和RTTI的问题。
7、几个关于STL的问题(很无聊，比如使用STL是否会降低performance之类)
今天8月15号，纪念一下
2007-9
1. 哪些format and resize的工具
2. registers of CPU, 按照16bits和32bits进行分类
3. 请说明inductor和ferrite bead之间的区别
4. caches有哪些种类
5. 请举个hazards的例子
6. debug a memory failure
7. MOS and Assembly Language 编写A B=Y
2006-10
19：00，开始笔试，一看题目，蒙了，大部分是模电的，竟然还有MOS管(俺本科没学过)。最后估计就只答对了那道C的，和最后两道OQ。怎一个郁闷了得。。。
附nVIDIA广州笔试题：
1、3个D锁存器组成的反馈回路，给了时钟，画出输出波形。
2、3.3V，5V，12V三个输入，都有输入则输出12V，否则。。。用晶体管搭。
3、连题都没看明白，据AC说是结型场效应管求Vt
4、给输入电压波形，画RC输出波形
5、C，数组的2分搜索，判断输出值
6、什么是Graphiy Card
7、什么是ChipSet
还有2题忘了是啥了
