扬智vlsi笔试部分题目
第一部分：每题10分
设计前端到后端的流程和eda工具
2.按图进行时序分析(图略)
3.简述latch和filp-flop的异同
4.寄生效应在ic设计中怎样加以克服和利用(这是我的理解，原题好像是说，ic设计过
程中将寄生效应的怎样反馈影响设计师的设计方案)
5.同步异步传输的差异，(还给了一堆英语关键词，利用关键词解释就可以了)
6.用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出
carryout和next-stage
第二部分：共40分
设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零，
1.画出fsm(有限状态机)
2.用verilog编程，语法要符合fpga设计的要求
3.设计工程中可使用的工具及设计大致过程
